V890与T5440 CPU的区别（希望具体些）谢谢！

如题

UltraSPARC T2 介绍
制造工艺：
新一代的UltraSPARC T2处理器带有8个核心，可以同时处理64个线程。T2的产品代号Niagra 2，不仅将应用在SUN自己的服务器上，还可能放在机顶盒、路由器等设备中。目前处理器由TI负责制造，采用SoC设计，带有2个以太网接口，1个PCIe ×8接口和4个双通道FBDIMM内存控制器，整个处理器带有5.03亿个晶体管，核心大小342平方毫米，目前共推出1.2GHz与1.4GHz两种频率，在1.4GHz主频的电压为1.1伏，工作频率上功耗85W。

65纳米技术更节能
SUN已经成功将90纳米的制作工艺成功转制成65纳米工艺，这样意味着在同样面积的芯片上可以放入更多的模块。此外，T2还使用了其具有革命性的酷线程(CoolThreads&#8482芯片多线程技术(CMT)扩展到每线程功耗低于2瓦的UltraSPARC T2处理器。换句话说，拥有这项技术后，SUN的产品功耗将是竞争对手的十分之一或三十分之一。因此我们将看到业界功耗最低、8个内核、64个线程、4倍的吞吐量及网络和安全的功能性于一身的产品。


性能翻倍，新一代架构的突破
UltraSPARC T2处理器将单一芯片上集成的系统功能提升到空前水平，在性能方面也是T1的两倍。这首先要得益于它较高的吞吐量处理器能力，在SPECint_rate2006和SPECfp_rate2006的测试中，这两项成绩分别是78.3 est和62.3 est，这主要得益于该处理器的8核和每核8线程的设计特色。在网络连接方面，该处理器支持两个可虚拟化的多线程的每秒10千兆比特的以太网端口，也就是万兆以太网接口，并具有内建的包分类功能。在安全方面，8个密码加速单元，一共有10个独立的功能，可满足不断增长的安全需求，包括由NSA批准的算法，在性能上也没有任何损失。

除此之外，在计算方面8个浮点单元，SUN将CMT的技术优势扩展到了高性能计算领域，适用于各类科学应用，创立了单芯片SPECfp_rate2006世界记录和单芯片，有8条通道的输入输出接口可以满足行业标准PCI Express I/O高速应用，如流媒体、数据库读/写，以及数据备份等。4个内存控制器，提供了每秒50千兆字节以上的内存访存速度。

开源让更多用户受益
UltraSparc T2也将和UltraSparc T1一样采用开放原始码授权，到目前为止，OpenSPARC T1源码的下载已经超过5,500次。现在Sun正准备将UltraSPARC T2的源码在www.opensparc.net上向OpenSPARC社团发布。并且提供了程序员参考手册、微架构技术规范、OpenSPARC T2β版评估项目等一系列措施，其中程序员参考手册里提供了软件端口、操作系统端口，以及加快OpenSPARC T2项目进展的应用工具。微架构技术规范里提供了对OpenSPARC T2硬件模块特性和功能的详细描述。OpenSPARC T2β版评估项目为一定数量的硬件设计人员和工具开发人员提供早期试用版，让他们开始使用具有片上系统功能性的最新CMT技术。该项目将促进OpenSPARC T2社团的发展，加快调试过程，以获得性能更佳的OpenSPARC T2的第一个版本，配合具有海量线程特性的Solaris操作系统使高线程处理器UltraSPARC T2的技术优势得到充分发挥，拥有开放的、低成本的虚拟化功能。

面向的应用更加广泛
SUN以Server on chip形容UltraSparc T2结合多项功能的特性，UltraSparc T2将不仅可应用于服务器，还可应用至存储、路由器、网络交换机、医学影像、航空航天、工业印刷设备等。SUN微电子部门总监Fadi Azhari指出，未来UltraSparc T2服务器售价在1000美元以下，简化版价格还可能更低，Fadi Azhari说，其它厂商将可利用UltraSparc T2开发针对特定用途的芯片。在现代化的生产应用中，Sun新的UltraSPARC T2处理器提供了更高的整合能力和虚拟化的灵活性。在一个处理器上可以形成64个逻辑域，客户便能将资源整合到一个UltraSparc T2平台上，以得到更好的投资回报率。

V890用的是64位芯片多线程（CMT）US4技术
UltraSPARC™ IV 介绍
SUN公司第一代 Chip Multithreading (CMT) CPU
● Incorporates 2 UltraSPARC® III pipelines
● 64-Bit SPARC® V9 Instruction Set Architecture, VIS, 66M
transistors
● 4-way superscalar
● 14-stage non-stalling pipeline
● L1 Cache (per pipeline):
? 64 KB 4-way data
? 32 KB 4-way instruction
? 2 KB Write, 2 KB Prefetch
● L2 Cache:
? 16 MB external (8 MB per pipeline)
? On-chip address tags and memory controller capable of
addressing up to 16 GB of main memory at 2.4 GB/s

UltraSPARC4 一颗CPU定义：
一颗CPU指的是US4，含有2个Core，每颗CPU含有2个线程（每个US4含有2个 US3 core;每个US3 core含有1个线程）。